`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/02 14:40:42
// Design Name: 
// Module Name: seg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module  seg(bcdnum,seg7);
input  [3:0] bcdnum;
output [6:0] seg7;
reg [6:0] seg7_reg;
always @(bcdnum)
  begin    case (bcdnum)
     4'd0 : seg7_reg = 7'b1111110 ;
     4'd1 : seg7_reg  = 7'b0110000 ;
     4'd2 : seg7_reg = 7'b1101101 ;
     4'd3 : seg7_reg = 7'b1111001 ;
     4'd4 : seg7_reg = 7'b0110011 ;
     4'd5 : seg7_reg = 7'b1011011 ;
     4'd6 : seg7_reg = 7'b1011111 ;
     4'd7 : seg7_reg = 7'b1110000 ;
     4'd8 : seg7_reg = 7'b1111111 ;
     4'd9 : seg7_reg = 7'b1110011 ;
     default : seg7_reg = 7'b0000000 ;
     endcase
     end
   assign seg7=seg7_reg;
endmodule
